PATENT ABSTRACTS OF JAPAN

(11)Publication number:

05-218847

(43) Date of publication of application: 27.08.1993

(51)Int.CI.

H03K 19/0175 H03K 17/16 H03K 19/0948

(21)Application number: 04-016738

(71)Applicant: TOSHIBA CORP

(22)Date of filing:

31.01.1992

(72)Inventor: SUZUKI TOSHIYUKI


KAIZUKA MASANARI

(54) CMOS OUTPUT BUFFER CIRCUIT

(57)Abstract:

PURPOSE: To suppress the through currents and the noises as much as possible end also to shorten the signal delay time.

CONSTITUTION: A P-channel MOS transistor TR 2 is provided together with an A'-channel MOS TR 4, a transmission gate 6 containing 8 p-channel MOB TR 6a and an N-channel MOS TR 6b, a p-channel MOS TR 10, end an N- channel MOS TR 12. When the level of an input Si changes to 'H' from 'L' end also the TR 10 is turned on, the gate potential has a gentle change and therefore, the noise of the output So can be reduced. Furthermore, the through current can be reduced between the TR 10 end 12 since the OFF timing is shifted between both TR 10 end 12. The delay time is also reduced owing to the changing speeds of potentials of both nodes A and B. The same result is assured also when the input Si changes to 'L' from 'H'.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平5-218847

(43)公開日 平成5年(1993)8月27日

(51)Int.Cl. ⁵ H 0 3 K	19/0175	識別記号	}	庁内整理番号	FI	技術表示簡析
	17/16 19/0948		U	9184-5 J		
	,			8941 — 5 J 8941 — 5 J		19/00 101 F 19/094 B 審査請求 未請求 請求項の数1(全 5 頁)
(21)出顯番号	}	特顯平4-16738		-	T	000003078
(22)出願日		平成4年(1992)	1月	J31 ⊞	(72)発明者	株式会社東芝 神奈川県川崎市幸区堀川町72番地 命木 飯 幸
					(72)発明者	神奈川県川崎市幸区堀川町580番1号 株 式会社東芝半導体システム技術センター内 貝 塩 生
					(74)代理人	神奈川県川崎市幸区堀川町580番1号 株 式会社東芝半導体システム技術センター内 弁理士 佐藤雄 (外3名)


(54)【発明の名称】 CMOS出力パッファ回路

(57)【要約】

(修正有)

【目的】 貫通電流及びノイズの出現を可及的に抑える とともに信号の遅延時間を短くする。

【構成】 PチャネルMOSトランジスタ2と、NチャネルMOSトランジスタ4と、PチャネルMOSトランジスタ6 bからなるトランスミッションゲート6と、PチャネルMOSトランジスタ10と、NチャネルMOSトランジスタ10と、NチャネルMOSトランジスタ10と、NチャネルMOSトランジスタ10を備えている。入力Siのレベルが"L"から"H"に変化する場合トランジスタ10がオンする時、ゲート電位の変化が殺やかなので、出力Soのノイズを小さく抑えることができる。又、トランジスタ10のオンとトランジスタ12のオフのタイミングがずれるため、トランジスタ10、12間の貫通電流を小さく抑えることができる。また、ノードA、Bの電位の変化の早さによって遅延時間も短い。入力Siが"H"から"L"に変化する場合も同様である。



1

【特許請求の範囲】

【請求項1】ソースが第1の電源に接続された第1のP チャネルMOSトランシスタと、ソースが第2の電源に 接続された第1のNチャネルMOSトランジスタと、ケ ートか前記第1のPチャネルMOSトランジスタのドレ インに接続され、ソースが第1の電源に接続された第2 のPチャネルMOSトランジスタと、ゲートか前記第1 のNチャネルMOSトランシスタのドレインに接続さ れ、ドレインが前記第2のPチャネルMOSトランジス タのドレインに接続され、ソースが第2の電源に接続さ 10 れた第2のNチャネルMOSトランジスタと、ケートか **第2の電源に接続され、ソースが前記第1のPチャネル** MOSトランシスタのドレインに接続され、ドレインか 前記第1のNチャネルMOSトランジスタのドレインに 接続された第3のPチャネルMOSトランジスタと、ゲ ートが第1の電源に接続され、ソースが前記第1のNチ ャネルMOSトランジスタのドレインに接続され、ドレ インが前記第1のPチャネルMOSトランジスタのドレ インに接続された第3のNチャネルMOSトランジスタ と、を備え、

前記第1のPチャネル及びNチャネルMOSトランジス タのゲートに入力信号を与え、

前記第2のPチャネル及びNチャネルMOSトランジス タのドレインから出力信号を取出すことを特徴とするC MOS出力バッファ同路。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明はCMOS出力バッファ回 路に関するものである。

[0002]

【従来の技術】一般にCMOS出力バッファ回路は図5 に示すようにPチャネルMOS (PMOS) トランジス タ52a及びNチャネルMOS (NMOS) トランジス タ52bからなるCMOSインバータ回路52と、Pチ ャネルMOSトランジスタ54a及びNチャネルMOS トランジスタ54bからなるCMOSインバータ回路5 4とを有している。このCMOSバッファ回路において は、インバータ回路54の入力端の電圧がインバータ回 路54の回路しきい値を中心にしたある範囲にある場 合、駆動電源と接地電源との間に大きな貫通電流が流れ 40 たり、又インバータ回路54の入力端の電圧がPMOS トランジスタ54a、もしくはNMOSトランジスタ5 4 b のしきい値電圧まで急に違することにより、オーバ ーシュート、アンダーシュートなどのノイズか出力So に発生してしまうという問題があった。

【0003】そこで上記貫通電流やノイズ等の発生を防 止するため、図5のCMOS出力パッファ回路において は図6に示すように、PMOSトランジスタ52aのド レインとNMOSトランジスタ52bのドレインを切離 し、PMOSトランジスタ52aのドレインをPMOS 50 更に信号の遅延時間を可及的に短くすることのできるC

トランジスタ54aのゲートに接続する(接続ノード A)とともに、NMOSトランジスタ52bのドレイン をNMOSトランジスタ54bのゲートに接続し(接続 ノードB)、接続ノードAのBの間に抵抗53を設けて しった。

[0004]

【発明か解決しようとする課題】このような図6に示す 従来のCMOS出力バッファ回路の動作を図7を参照し て説明する。PMOSトランジスタ52aとNMOSト ランジスタ52bのゲートに印加される入力信号Siの レヘルか "L" の状態では、トランジスタ52aかオン し、トランジスタ52bがオフしているので、ノード A, Bの電位は正電源電位 "H" に等しい。したかって トランジスタ54aがオフし、トランジスタ54bがオ ンしているので出力信号Soは"L"レベルとなる。又 入力信号Siが"H"レベル状態では、トランジスタ5 2aはオフし、トランジスタ52bはオンするので、ノ ードA、Bともに接地電位となる。したがってトランジ スタ54aはオンし、トランジスタ54bはオフするの 20 で出力信号 Soは "H" レベルとなる。

【0005】次に入力信号Siの電位が上がるに連れて トランジスタ52aは徐々にオフし初め、トランジスタ 52 bは徐々に、オンし始める。これにより、正電源電 位にあったノードBの電位はトランジスタ52bを介し て接地電源に放電され、ノードAの電位も又、ノードB の電位に引かれて落ちていくが、抵抗53を介している ので放電時間はノードBに比べて長くなる。又入力信号 Si が "H" から "L" に変わる時は、入力信号Si の 電位が下がるに連れてトランジスタ52aは徐々にオン し初め、トランジスタ52bは徐々にオフし始める。こ れにより、接地電位にあったノードAの電位はトランジ スタ52aを介して充電され、ノードBの電位もノード Aより充電されるが、抵抗53をを介して充電されるた め充電時間はノードAに比べて長くなる。

【0006】したがってトランジスタ54a、54bの スイッチングを行うノードA、Bの電位は、トランジス タをオフさせる時は素早く変化し、オンさせる時はゆっ くり変化する。これによりトランジスタ54a, 54b がオンする時ゲート電圧変化が緩やかなので出力信号S o のノイズは押えられる。又トランジスタ54aとトラ ンジスタ54bのオン、オフのタイミングがずれるた め、上述の貫通電流が小さく押えられる。

【0007】しかし図6に示すCMOS出力バッファ回 路においては、入力端子に信号Siが入ってからトラン ジスタ54a、又はトランジスタ54bがオンするまで の時間が長くなり、出力信号So の遅延時間か長くなる という問題があった。本発明は上記事情を考慮してなさ れたものであって、インバータ内の貫通電流を抑えると ともに、出力にノイズが現われるのを可及的に防止し、

3

MOS出力バッファ回路を提供することを目的とする。 【0008】

【課題を解決するための手段】本発明によるCMOS出 カバッファ回路は、ソースか第1の電源に接続された第 1のPチャネルMOSトランジスタと、ソースが第2の 電源に接続された第1のNチャネルMOSトランジスタ と、ゲートか第 1 のPチャネルMOSトランジスタのド レインに接続され、ソースか第1の電源に接続された第 2のPチャネルMOSトランジスタと、ゲートが第1の NチャネルMOSトランジスタのドレインに接続され、 ドレインが第2のPチャネルMOSトランジスタのドレ インに接続され、ソースが第2の電源に接続された第2 のNチャネルMOSトランジスタと、ケートが第2の電 源に接続され、ソースが第1のPチャネルMOSトラン ジスタのドレインに接続され、ドレインが第1のNチャ ネルMOSトランジスタのドレインに接続された第3の PチャネルMOSトランジスタと、ゲートが第1の電源 に接続され、ソースが第1のNチャネルMOSトランジ スタのドレインに接続され、ドレインが第1のPチャネ ルMOSトランジスタのドレインに接続された第3のN 20 チャネルMOSトランジスタと、を備え、第1のPチャ ネル及びNチャネルMOSトランジスタのゲートに入力 信号を与え、第2のPチャネル及びNチャネルMOSト ランジスタのドレインから出力信号を取出すことを特敬 とする。

[0009]

【作用】このように構成された本発明のCMOS出力バ ッファ回路によれば、第3のPチャネル及びNチャネル MOSトランジスタからなるトランスミッションゲート の入出力端の一端が第1のPチャネルMOSトランジス 30 タのドレインに接続され、他端が第1のNチャネルMO Sトランジスタのドレインに接続されている。これによ り、第2のPチャネルMOSトランジスタ又は第2のN チャネルMOSトランジスタがオンする時にはゲート電 圧の変化が殺やかなので出力に出現するノイズを小さく 抑えることかできる。又、第2のPチャネル及びNチャ ネルMOSトランジスタのオン、オフのタイミングかず れるため、第2のPチャネル及びNチャネルMOSトラ ンジスタ内を流れる貫通電流を小さく抑えることができ る。更に、第1のPチャネルMOSトランジスタと第1 のNチャネルMOSトランジスタの各ドレインにおける 電位は、第2のPチャネル及びNチャネルMOSトラン ジスタをオフさせる場合は早く変化し、オンさせる場合 は各々のトランジスタのしきい値電圧前まで素早く変化 するので遅延時間の短い出力信号を得ることかできる。 [0010]

【実施例】本発明によるCMOS出力パッファ回路の第 ンさせる時、しきい値電圧aまで素早く 1の実施例の構成を図1に示す。この実施例のCMOS 2に示すように遅延時間の短い出力So 出力パッファ回路はPチャネルMOSトランジスタ2 きる。なお、図2において、実線は本身 と、NチャネルMOSトランジスタ4と、PチャネルM 50 を示し、破線は従来の電位変化を示す。

OSトランジスタ6 a 及びNチャネルMOSトランジス タ6 bからなるトランスミッションゲート6と、Pチャ ネルMOSトランジスタ10と、NチャネルMOSトラ ンジスタ12とを備えている。この実施例において、ト ランジスタ2のソースが正電源に接続され、ドレインが トランジスタ10のケートに接続されている。又、トラ ンジスタ4のソースが接地電源に接続され、ドレインが トランジスタ12のケートに接続されている。又、トラ ンジスタ10と12は直列に接続され、トランジスタ1 0のソースは正電源に接続され、トランジスタ12のソ ースは接地電源に接続されている。そして、トランスミ ッションゲート6の一方の端子がトランジスタ2のドレ インとトランジスタ10のゲートとの接続ノードAに接 続され、他方の端子がトランジスタ4のドレインとトラ ンジスタ12のゲートとの接続ノードBに接続されてい る。又トランスミッションゲート6のPチャネルトラン ジスタ6aのゲートは接地電源に接続され、Nチャネル トランジスタ6 bのゲートは正電源に接続されている。 そしてトランジスタ2及び4のゲートに入力信号Siか 与えられトランジスタ10と12の接続点から出力信号 So が取出される。

【0011】 この実施例の動作を図2を参照して説明する。今、入力Siのレベルが"L"である時、トランジスタ2がオンし、ノードAの電位は正電源電位に等しく、ノードBの電位もトランジスタ6aが完全にオンしているので正電源電位に等しい。したがってトランジスタ10がオフし、トランジスタ12がオンし、出力は"L"レベルとなる。

【0012】次に入力Siのレベルが"L"から"H" に変化する場合を考える。入力Siの電位が上がるに連 れて、トランジスタ2が次第にオフし始め、トランジス タ4がオンし始める。トランジスタ4がオンし始めるこ とにより当初、正電源電位にあったノードBの電位が接 地電源に放電され、ノードAの電位も又ノードBに引か れ、放電される。しかし、ノードAの電位がPチャネル MOSトランジスタ6aのバックゲートバイアスが利き 始めるある電位(しきい値電圧)aになると、トランジ スタ6aのオン抵抗が大きくなり、ノードAの電位は電 位aを境に、その後ゆっくりと放電される。したがっ て、トランジスタ10がオンする時、ゲート電位の変化 が緩やかなので、出力So のノイズを小さく抑えること ができる。又、トランジスタ10のオンとトランジスタ 12のオフのタイミングがずれるため、トランジスタ1 0.12間の貫通電流を小さく抑えることができる。更 にノードBの電位はトランジスタ12をオフさせる時、 素早く変化し、ノードAの電位はトランジスタ10をオ ンさせる時、しきい値電圧aまで素早く変位するので図 2に示すように遅延時間の短い出力Soを得ることがで きる。なお、図2において、実線は本実施例の電位変化

【0013】一方、入力Siが"H"から"L"に変化 する場合は、入力Siの電位が下がるに連れてトランジ スタ2は次第にオンし始め、トランジスタ4はオフし始 める。トランジスタ2がオンし始めることにより、当初 接地電位にあったノードAの電位は正電源から充電され る。ノードBの電位も又トランジスタ6bを介して充電 される。しかし、ノードBがトランジスタ6bのバック ゲートバイアスが利き始めるある電位(しきい値電圧) bになると、トランジスタ6bのオン抵抗は大きくな り、ノードBの電位は電位 b を境に抵抗となったトラン 10 シスタ6 bを通してゆっくり充電される。したかってト ランジスタ12がオンする時、ゲート電位の変化が短や かなので、出力So のノイズを小さく抑えることができ る。又トランジスタ10のオフとトランジスタ12のオ ンのタイミングがずれるため、トランジスタ10、12 間の貫通電流を小さく抑えることができる。更に、ノー ドAの電位は、トランジスタ10をオフさせる時、索早 く変化し、ノードBの電位はトランジスタ12をオンさ せる時、しきい値電圧bまで素早く変化するので図2に 示すように遅延時間の短い出力So を得ることができ 3.

【0014】次に、本発明によるCMOS出力バッファ 回路の第2の実施例の構成を図3に示し、その回路図を 図4に示す。この第2の実施例のCMOS出力バッファ 回路はNANDゲート30と、インパータ32と、NO Rゲート34と、PチャネルMOSトランジスタ36a 及びNチャネルMOSトランジスタ36bからなるイン バータ回路36とを備えている。NANDゲート30は イネーブル信号Sx 及び入力信号Si に基づいて動作 し、その動作出力をトランジスタ36aのゲートに送出 する。NORゲート34はインバータを介して入力され るイネーブル信号Sx と、入力信号Si に基づいて動作 し、その動作出力をトランジスタ36bのゲートに送出 する。そして、トランジスタ36aと36bの接続ノー ドから出力信号So が取出される。

【0015】又、NANDゲート30は図4に示すよう に、PチャネルMOSトランジスタ30a. 30hと、 NチャネルMOSトランジスタ30c, 30dと、Nチ ャネルMOSトランジスタ30e及びPチャネルMOS トランジスタ30fからなるトランスミッションゲート とを有している。そして、トランジスタ30a, 30b の各ソースが正電源に接続され、各ドレインがトランジ スタ36 a のゲートに接続されている。トランジスタ3 0 c とトランジスタ30 d は直列に接続され、トランジ スタ30cのドレインが上記トランスミッションゲート の入力端に接続され、トランシスタ30dのソースか接 地電源に接続されている。上記トランスミッションゲー トの出力端はトランジスタ30a、30bのドレインに 接続されている。そしてトランジスタ30eのゲートは

続されている。

【0016】トランシスタ30aとトランジスタ30c のゲートにはイネーブル信号Sx が入力され、トランジ スタ30 bとトランジスタ30 dのケートには入力信号 Siが入力される。一方、NORケートは図4に示すよ うに、PチャネルMOSトランジスタ34a、34b と、NチャネルMOSトランシスタ34c、34dと、 NチャネルMOSトランシスタ34e及びPチャネルM OSトランジスタ34fからなるトランスミッションケ ートとを有している。トランジスタ34aとトランジス タ34bは直列に接続され、トランジスタ34aのソー スが正電源に、トランジスタ34bのドレインが上記ト ランスミッションゲートの入力端に接続されている。ト ランジスタ34c及び34dの各ソースは接地電源に接 続され、各ドレインはトランジスタ36bのゲートに接 続されている。又上記トランスミッションゲートの出力 端がトランジスタ34c、34dのドレインに接続さ れ、トランジスタ34eのゲートが正電源に、トランジ スタ34fのゲートが接地電源に接続されている。そし 20 て、トランジスタ34bとトランジスタ34dの各ゲー トには入力信号Siが入力され、トランジスタ34aと トランジスタ34cの各ゲートには、トランジスタ32 a、32bからなるインバータを介してイネーブル信号 Sx が入力されている。

【0017】次に第2の実施例の動作を説明する。イネ ーブル信号Sx が "L" の場合、トランジスタ30aが オンに、トランジスタ30 cがオフになることにより、 トランジスタ36aかオフになる。又トランジスタ34 aがオフに、トランジスタ34cがオンになることによ り、トランジスタ36 bもオフになる。これにより、イ ネーブル信号Sxが"L"の場合は入力信号Siのレベ ルに関係なく、出力信号So はハイインビーダンスにな る。イネーブル信号Sxが"H"の場合は、トランジス タ30a、34cがオフに、トランジスタ30c、34 aがオンになり、出力信号So は入力信号Si のレベル のみに応じた値となる。すなわち、入力信号Siが "H"の場合出力信号 So は"H"になり、"L"の場 合"L"となる。

【0018】又、図4に示すCMOS出力バッファ回路 40 においては、トランジスタ30e, 30fからなるトラ ンスミッションゲートがNチャネルトランジスタ30c のドレインとPチャネルトランジスタ30bのドレイン との間に設けられ、トランジスタ34e、34fからな るトランスミッションゲートがPチャネルトランジスタ 34bのドレインとNチャネルトランジスタ34cのド レインとの間に設けられている。これにより、この第2 の実施例のCMOS出力バッファ回路は入力信号Siを "L"から"H"に、又は"H"から"L"に変化させ た場合は第1の実施例と同様の動作を行い、トランジス 正電源に、トランジスタ30fのゲートは接地電源に接 50 タ36aとトランジスタ36bとの間の貫通電流を小さ

7

く抑えることができるとともに、出力ノイズが現われるのを防止することができ、更に信号の遅延時間を短くすることができる。

[0019]

【発明の効果】以上述べたように、本発明によれば、インハータ内の貫通電流を抑えるとともに、出力にノイズが生じるのを可及的に防止でき、更に信号の理延時間を可及的に短くすることができる。

【図面の簡単な説明】

- 【図1】本発明の第1の実施例の構成を示す回路図。
- 【図2】第1の実施例の動作を説明する電位変化図。
- 【図3】第2の実施例の構成を示すブロック図。
- 【図4】第2の実施例の構成を示す回路図。

*【図5】従来のCMOS出力バッファ回路の構成を示す 回路図。

【図6】改良された従来のCMOS出力バッファ回路の 構成を示す回路図。

【図7】図6に示すCMOS出力バッファ回路の動作を 説明する電位変化図。

【符号の説明】

- 2, 6a, 10 PチャネルMOSトランジスタ
- 4, 6b, 12 NチャネルMOSトランジスタ
- 10 6 トランスミッションゲート
 - Si入力信号
 - So 出力信号

